D 触发器又称为延时触发器或数据锁存触发器,这种触发器在数字系统中应用十分广泛,它可以组成锁存器、寄存器和计数器等部件。
1.结构与原理
图13-4(a)所示是D触发器的典型逻辑结构,它是在同步RS触发器的基础上增加一个非门构成的。D触发器常用图13-4(b)所示的图形符号表示。
图13-4 D触发器
从图中可以看出,D 触发器是在同步 RS 触发器的基础上增加一个非门构成的,由于非门的倒相作用,G3 和G4 的输入始终相反,有效地避免了同步RS触发器的R、S端同时输入“1”导致触发器出现不定状态。D触发器与同步RS触发器一样,只有时钟脉冲来时才能工作。
D触发器工作原理说明如下。
(1)当无时钟脉冲到来时(即CP=0)
与非门G3 、G4 都处于关闭状态,无论D端输入何值,均不会影响与非门G1 、G2 ,触发器保持原状态。
(2)当有时钟脉冲到来时(即CP=1)
这时触发器的工作可分为两种情况。
若D=0,则与非门G3 、G4 输入分别为“1”和“0”,相当于同步RS触发器的R=1、S=0,触发器的状态变为“0”,即Q=0。
若D=1,则与非门G3 、G4 输入分别为“0”和“1”,相当于同步RS触发器的R=0、S=1,触发器的状态变为“1”,即Q=1。
综上所述,D 触发器的逻辑功能是:在无时钟脉冲时不工作;在有时钟脉冲时,触发器的输出Q与输入D的状态相同。
2.状态表
D触发器的状态表见表13-3。
表13-3 D触发器的状态表
3.特征方程
D触发器的特征方程为
4.常用棋牌游戏平台 D触发器芯片
74LS374是一种常用D触发器芯片,内部有8个相同的D触发器,其各引脚功能如图13-5所示,其状态表见表13-4。
图13-5 74LS34的各引脚功能
表13-4 牛牛游戏74LS374的状态表
续表
74LS374的1D~8D和1Q~8Q分别为内部8个触发器的输入、输出端。CLK为时钟脉冲输入端,该端输入的脉冲会送到内部每个D触发器的CP端,CLK端标注的“∨”表示当时钟信号上升沿来时,触发器输入有效。OE为公共输出控制端,当OE=H时,8个触发器的输入端和输出端之间处于高阻状态;当OE=L且CLK端时钟脉冲上升沿来时,D端数据通过触发器从Q端输出;当OE=L且CLK端时钟脉冲为低电平时,Q端输出保持不变。
74LS374内部有8个D触发器,可以根据需要全部使用或个别使用。例如使用第7、8个触发器,若8D=1、7D=0,当OE=L且CLK端时钟脉冲上升沿来时,输入端数据通过触发器,输出端8Q=1、7Q=0,当时钟脉冲变为低电平后,即使D端数据变化,Q端数据也不再变化,即输出数据被锁定,因此D触发器常用来构成数据锁存器。
以上就是【D触发器】的全部内容,文章地址:http://fqdlw.com/gongsixinwen/89.html,本文tag标签:D触发器,返回首页查看更多信息!